Synopsys Design Compiler

Synopsys Design Compiler

Softvér ASIC na syntézu logiky na zostavenie Verilogu, VHDL a Verilogu systému do masky GDSII pre výrobu IC.
Spoločnosť Synopsys ponúka Design Compiler 2010, ktorý poskytuje dvojnásobné zrýchlenie procesu syntézy a fyzickej implementácie.Dizajnéri RTL môžu vykonať čo ak prieskum pôdorysu včas identifikuje a opraví problémy pôdorysu.
synopsys-design-compiler

WebSite:

Kategórie

Alternatívy Synopsys Design Compiler pre všetky platformy s akoukoľvek licenciou

Scriptum

Scriptum

Scriptum je bezplatný textový editor zameraný na návrh VHDL a Verilog, bežiaci na Windows a Linux.Použitím rozhrania okna viacerých dokumentov kombinovaného so záložkami vám ponúka úhľadné prostredie na úpravu súborov VHDL, Verilog a ďalších jazykových súborov.
Synplify Pro

Synplify Pro

Generický front-end syntézy FPGA pre FPGA, ako sú Xilinx a Altera.